| 57 | Zusammenfassung | AB | Die Erfindung betrifft eine Elektronikanordnung (100) mit einem Leistungshalbleiterbauelement (10) und einem Schaltungsträger (14), wobei das Leistungshalbleiterbauelement (10) auf gegenüberliegenden Seiten jeweils wenigstens einen Kontaktbereich (22, 24, 26) aufweist, und wobei der dem Schaltungsträger (14) zugewandte wenigstens eine Kontaktbereich (22, 24) mit einem Anschlussbereich (28, 30) des Schaltungsträgers (14) elektrisch kontaktiert ist, wobei das Leistungshalbleiterbauelement (10) auf der dem Schaltungsträger (14) abgewandten Seite im Bereich wenigstens eines Kontaktbereichs (26) mit einem weiteren Schaltungsträger (18) elektrisch kontaktiert ist, wobei auf dem wenigstens einem Kontaktbereich (22, 24, 26) und/oder dem Anschlussbereich (28, 30, 32) der Schaltungsträger (14, 18) eine im additiven Verfahren erzeugte Verbindungsschicht (36, 38, 40) angeordnet ist und wobei die wenigstens eine Verbindungsschicht (36, 38, 40) mit dem Anschlussbereich (28, 30, 32) und/oder dem Kontaktbereich (22, 24, 26) mittels einer Lötverbindung verbunden ist. Die Verbindungsschicht (36, 38, 40) kann in einer senkrecht zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung bzw. Ebene einen geringeren Elastizitätsmodul aufweisen als in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Richtung bzw. Ebene, insbesondere durch Ausbildung der Verbindungsschicht (36, 38, 40) mit einem Fischgrätmuster (44). Dadurch werden in Richtung des Doppelpfeils (45) verlaufende thermomechanische Spannungen von der Verbindungsschicht (36, 38, 40) im Sinne eines Federelements zumindest teilweise aufgenommen bzw. egalisiert und eine Weiterleitung entsprechender Spannungen an das Leistungshalbleiterbauelement (10) bzw. die Schaltungsträger (14, 18) reduziert. Die Verbindungsschicht (36, 38, 40) kann aus mehreren Lagen eines metallischen Ausgangsmaterials gebildet sein, wobei zumindest einige der Lagen in einer parallel zur Oberfläche des Leistungshalbleiterbauelements (10) verlaufenden Ebene Lücken (42) bzw. Freiräume aufweisen können und wobei zumindest eine erste, auf dem Kontaktbereich (22, 24, 26) bzw. dem Anschlussbereich (28, 30, 32) ausgebildete Lage der Verbindungsschicht (36, 38, 40) als vollflächige Lage ausgebildet sein kann. Der Schaltungsträger (14) und der weitere Schaltungsträger (18) können im Bereich außerhalb des Leistungshalbleiterbauelements (10) elektrisch miteinander kontaktiert sein, ggf. unter Zwischenlage eines Kontaktelements (46), wobei im Bereich der Kontaktierung wenigstens eine, im additiven Verfahren erzeugte Verbindungsschicht (54, 56) angeordnet ist. |
| 81 | Bestimmungsstaaten WO | WDS | AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW |
