Registerauskunft Patent

Aktenzeichen DE: 10 2021 108 823.2 (Status: anhängig/in Kraft, Stand am: 10. August 2025)

Stammdaten
INIDKriteriumFeldInhalt
SchutzrechtsartSARTPatent
StatusSTAnhängig/in Kraft
21Aktenzeichen DEDAKZ10 2021 108 823.2
54Bezeichnung/TitelTISYSTEM FÜR EINE FLEXIBLE LEITWERTTRAVERSE
51IPC-HauptklasseICM
(ICMV)		 G06N 3/063 (2023.01)
22Anmeldetag DEDAT08.04.2021
43OffenlegungstagOT03.03.2022
71/73Anmelder/InhaberINHHewlett Packard Enterprise Development LP, West Houston, TX, US
72ErfinderINAmbrosi, Joao Claudio, Fort Collins, CO, US; Da Cunha, Arthur Carvalho Walraven, Fort Collins, CO, US; Cavalcante, Jefferson Rodrigo Alves, Fort Collins, CO, US
74VertreterVTRFleuchaus & Gallo Partnerschaft mbB - Patent- und Rechtsanwälte, 81369 München, DE
10Veröffentlichte DE-DokumenteDEPNOriginaldokument: DE102021108823A1
Recherchierbarer Text: DE102021108823A1
Zustellanschrift Fleuchaus & Gallo Partnerschaft mbB - Patent- und Rechtsanwälte, 81369 München, DE
33
31
32
Ausländische PrioritätPRC
PRNA
PRDA
US
17/005,219
27.08.2020
FälligkeitFT
FG		30.04.2026
Jahresgebühr für das 6. Jahr Gebühren für Patentschutz
Zuständige Patentabteilung 57
56Entgegenhaltungen/ZitateCT DE112018005205T5 (DE 11 2018 005 205 T5)
DE102019134370A1 (DE 10 2019 134 370 A1)
DE112018005726T5 (DE 11 2018 005 726 T5)
56Entgegenhaltungen/Zitate NPLCTNPHU, Miao; STRACHAN, John Paul: Accelerating Discrete Fourier Transforms with dot-product engine. In: 2016 IEEE International Conference on Rebooting Computing (ICRC). IEEE, 2016. S. 1-5. DOI: 10.1109/ICRC.2016.7738682;
CHEN, Pai-Yu; GAO, Ligang; YU, Shimeng: Design of resistive synaptic array for implementing on-chip sparse learning. IEEE Transactions on Multi-Scale Computing Systems, 2016, 2. Jg., Nr. 4, S. 257-264. DOI: 10.1109/TMSCS.2016.2598742;
MACKIE, Stuart [et al.]: Microelectronic implementations of connectionist neural networks. In: Neural information processing systems. 1987. aufgerufen über: URL: https://proceedings.neurips.cc/paper/1987/hash/6512bd43d9caa6e02c990b0a82652dca-Abstract.html;
LI, Boxun [et al.]: Memristor-based approximated computation. In: International Symposium on Low Power Electronics and Design (ISLPED). IEEE, 2013. S. 242-247. DOI: 10.1109/ISLPED.2013.6629302;
YAO, Peng [et al.]: Fully hardware-implemented memristor convolutional neural network. Nature, 2020, 577. Jg., Nr. 7792, S. 641-646. DOI: 10.1038/s41586-020-1942-4, DOI: 10.1038/s41586-020-1942-4;
XIE, Guoqiang; LIU, Guangyuan; ZHANG, Shanbin: Expression of emotion using a system combined artificial neural network and memristor-based crossbar array. In: 2016 35th Chinese Control Conference (CCC). IEEE, 2016. S. 9837-9841. DOI: 10.1109/ChiCC.2016.7554917
43ErstveröffentlichungstagEVT03.03.2022
Anzahl der Bescheide 1
Anzahl der Erwiderungen 1
Erstmalige Übernahme in DPMAregisterEREGT03.03.2022
Tag der (letzten) Aktualisierung in DPMAregisterREGT09.05.2025
(alle Aktualisierungstage einblenden)(alle Aktualisierungstage ausblenden)
  • 09.05.2025
    • Fälligkeit: geändert
  • 07.05.2025
    • St.36: geändert (technische Änderung)
  • 19.07.2024
    • St.36: geändert (technische Änderung)
  • 14.05.2024; 07.05.2024; 21.10.2023; 20.10.2023; 16.05.2023; 11.05.2023; 12.01.2023; 28.04.2022; 22.03.2022
    • Historiendaten für diese(n) Zeitpunkt(e) nicht vorhanden
  • 03.03.2022
    • Erstmalige Übernahme in DPMAregister
Verfahrensdaten
Nr.VerfahrensartVerfahrensstandVerfahrensstandstagVeröffentlichungsdatumAlle Details anzeigen
1 Vorverfahren Die Anmeldung befindet sich in der Vorprüfung 08.04.2021  Details anzeigen
2 Vorverfahren Das Vorverfahren ist abgeschlossen 03.05.2021  Details anzeigen
3 Publikationen Offenlegungsschrift 03.03.2022 03.03.2022 Details anzeigen
4 Prüfungsverfahren Prüfungsantrag wirksam gestellt 16.03.2022 28.04.2022 Details anzeigen
5 Prüfungsverfahren Prüfungsbescheid 11.01.2023  Details anzeigen
6 Prüfungsverfahren Erwiderung auf Prüfungsbescheid 10.05.2023  Details anzeigen
Verfahrensansicht Vorverfahren (Nr.: 1)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTVorverfahren
VerfahrensstandVSTDie Anmeldung befindet sich in der Vorprüfung
VerfahrensstandstagVSTT08.04.2021
Tag der Aktualisierung des VerfahrensREGT03.03.2022
Verfahrensansicht Vorverfahren (Nr.: 2)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTVorverfahren
VerfahrensstandVSTDas Vorverfahren ist abgeschlossen
VerfahrensstandstagVSTT03.05.2021
Tag der Aktualisierung des VerfahrensREGT03.03.2022
Verfahrensansicht Publikationen (Nr.: 3)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTPublikationen
VerfahrensstandVSTOffenlegungsschrift
VerfahrensstandstagVSTT03.03.2022
HeftnummerHN9
JahrPJ2022
VeröffentlichungsdatumVT03.03.2022
PublikationsartPARTSchriften
TeilHTTeil 2
10Veröffentlichte DE-DokumenteDEPNOriginaldokument: DE102021108823A1
Recherchierbarer Text: DE102021108823A1
Tag der Aktualisierung des VerfahrensREGT03.03.2022
Verfahrensansicht Prüfungsverfahren (Nr.: 4)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTPrüfungsverfahren
VerfahrensstandVSTPrüfungsantrag wirksam gestellt
VerfahrensstandstagVSTT16.03.2022
HeftnummerHN17
JahrPJ2022
VeröffentlichungsdatumVT28.04.2022
PublikationsartPARTBibliografiedaten
TeilHTTeil 2
Antrag Dritter Nein
EingangstagAEGT16.03.2022
Tag der Aktualisierung des VerfahrensREGT28.04.2022
Verfahrensansicht Prüfungsverfahren (Nr.: 5)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTPrüfungsverfahren
VerfahrensstandVSTPrüfungsbescheid
VerfahrensstandstagVSTT11.01.2023
Tag der Aktualisierung des VerfahrensREGT12.01.2023
Verfahrensansicht Prüfungsverfahren (Nr.: 6)
INIDKriteriumFeldInhalt Details schließen
VerfahrensartVARTPrüfungsverfahren
VerfahrensstandVSTErwiderung auf Prüfungsbescheid
VerfahrensstandstagVSTT10.05.2023
Tag der Aktualisierung des VerfahrensREGT16.05.2023