Stammdaten| INID | Kriterium | Feld | Inhalt |
|---|
| Schutzrechtsart | SART | Patent |
| Status | ST | Nicht anhängig/erloschen |
| 21 | Aktenzeichen DE | DAKZ | 198 61 113.7 |
| 54 | Bezeichnung/Titel | TI | Anordnung mit einer Substratplatte und einem Chip |
| 51 | IPC-Hauptklasse | ICM
(ICMV) | H01L 21/52 (2006.01) |
| 51 | IPC-Nebenklasse(n) | ICS
(ICSV) | B81C 3/00 (2006.01) |
| 22 | Anmeldetag DE | DAT | 30.06.1998 |
| 43 | Offenlegungstag | OT | 24.02.2000 |
| Veröffentlichungstag der Erteilung | PET | 02.11.2000 |
| 71/73 | Anmelder/Inhaber | INH | Micronas GmbH, 79108 Freiburg, DE |
| 72 | Erfinder | IN | Sieben, Ulrich, Dipl.-Phys. Dr., 79276 Reute, DE; Igel, Günter, Dipl.-Ing., 79331 Teningen, DE; Lehmann, Mirko, Dipl.-Phys., 79117 Freiburg, DE; Gahle, Hans-Jürgen, Dr., 79312 Emmendingen, DE; Wolf, Bernhard, Prof. Dr., 79252 Stegen, DE; Baumann, Werner, Dr., 79100 Freiburg, DE; Ehret, Ralf, Dr., 79291 Merdingen, DE |
| 10 | Veröffentlichte DE-Dokumente | DEPN | Originaldokument:
DE000019861113A1
Recherchierbarer Text:
DE000019861113A1
Originaldokument:
DE000019861113C2
Recherchierbarer Text:
DE000019861113C2 |
| Zustellanschrift | | Micronas GmbH, 79108 Freiburg, DE |
| Zuständige Patentabteilung | | 33 |
| 62 | Teilung/Ausscheidung aus AKZ | TAAKZ | 198 29 121.3 |
| 57 | Zusammenfassung | AB | Eine Chip-Anordnung (1) hat eine Substratplatte (2), die einen Durchbruch (3) aufweist, in den ein Trägerchip (4) eingesetzt ist, der ein elektrisches oder elektronisches Bauelement (5) aufweist. In den Trägerchip (4) ist wenigstens eine Leiterbahn (7) integriert, die das Bauelement (5) mit dem elektrischen Anschlußkontakt (8) verbindet. Der Trägerchip (4) ist derart in den Durchbruch (3) eingesetzt, daß er mit seinen Enden die einander abgewandten flachseitigen Oberflächen (9, 9') der Substratplatte (2) überragt und dadurch Überstände (10, 10') bildet. Dabei ist an dem die eine Oberfläche (9) überragenden Überstand (10) das Bauelement und an dem die andere Oberfläche (9') überragenden Überstand (10') der Anschlußkontakt (8) angeordnet und die das Bauelement (5) und den Anschlußkontakt (8) miteinander verbindende Leiterbahn (7) durchsetzt den Durchbruch (3). Zwischen der Substratplatte (2) und dem Trägerchip (4) ist eine Abdichtung angeordnet. Der Querschnitt des das elektrische oder elektronische Bauelement (5) aufweisenden Überstandes (10) verjüngt sich ausgehend von der Oberfläche (9) der Substratplatte (2) zu der am weitesten vorstehenden Stelle des Überstandes (10) (Fig. 1). |
| 56 | Entgegenhaltungen/Zitate | CT |
DE000002822391A1 (DE 28 22 391 A1)
DE000002736200A1 (DE 27 36 200 A1)
EP000000399227A1 (EP 03 99 227 A1)
|
| 43 | Erstveröffentlichungstag | EVT | 24.02.2000 |
| Anzahl der Bescheide | | 1 |
| Anzahl der Erwiderungen | | 1 |
| Erstmalige Übernahme in DPMAregister | EREGT | 26.05.2011 |
| Tag der (letzten) Aktualisierung in DPMAregister | REGT | 19.01.2016
(alle Aktualisierungstage einblenden)(alle Aktualisierungstage ausblenden)26.05.2011; 08.07.2011; 12.07.2011; 18.07.2011; 06.08.2011; 09.08.2011; 02.11.2011; 18.11.2011; 19.11.2011; 22.02.2012; 24.02.2012; 19.04.2012; 22.01.2013; 24.09.2013; 19.01.2016 |
