StammdatenINID | Kriterium | Feld | Inhalt |
---|
| Schutzrechtsart | SART | Patent |
| Status | ST | Nicht anhängig/erloschen |
21 | Aktenzeichen DE | DAKZ | 10 2004 052 643.5 |
54 | Bezeichnung/Titel | TI | Verfahren zur Herstellung eines lateralen Trenchtransistors |
51 | IPC-Hauptklasse | ICM (ICMV) | H01L 21/336 (2006.01) |
51 | IPC-Nebenklasse(n) | ICS (ICSV) | H01L 29/78 (2006.01), H01L 29/739 (2006.01) |
22 | Anmeldetag DE | DAT | 29.10.2004 |
43 | Offenlegungstag | OT | 04.05.2006 |
| Veröffentlichungstag der Erteilung | PET | 16.06.2016 |
71/73 | Anmelder/Inhaber | INH | Infineon Technologies AG, 81669 München, DE |
72 | Erfinder | IN | Hirler, Franz, Dr., 84424 Isen, DE; Wahl, Uwe, Dr.-Ing., 80798 München, DE; Meyer, Thorsten, Dr., 81545 München, DE; Rüb, Michael, Dr., Faak am See, AT; Willmeroth, Armin, 86163 Augsburg, DE; Schmitt, Markus, 81373 München, DE; Tolksdorf, Carolin, 82327 Tutzing, DE; Schäffer, Carsten, Sattendorf, AT |
10 | Veröffentlichte DE-Dokumente | DEPN | Originaldokument:
DE102004052643A1 Recherchierbarer Text:
DE102004052643A1 Originaldokument:
DE102004052643B4 Recherchierbarer Text:
DE102004052643B4 |
| Zustellanschrift | | Intellectual Property Infineon Technologies AG, 80506 München, DE |
| Zuständige Patentabteilung | | 33 |
62 | Teilung/Ausscheidung in AKZ | TIAKZ | 10 2004 063 991.4 |
57 | Zusammenfassung | AB | Ein lateraler Trenchtransistor (1) weist einen Halbleiterkörper (2) auf, in dem ein Sourcegebiet (3) und ein Bodygebiet (4), die durch einen Sourcekontakt (12) kontaktiert werden, ein Draingebiet (5), das durch einen Drainkontakt (15) kontaktiert wird, und einen Gatetrench (6), in dem eine gegenüber dem Halbleiterkörper (2) isolierte Gateelektrode (7) eingebettet ist, vorgesehen sind. Innerhalb des Bodygebiets (4) bzw. daran angrenzend ist ein hochdotiertes Halbleitergebiet (10) vorgesehen, das mit dem Sourcekontakt (12) elektrisch verbunden ist und dessen Dotiertyp dem des Bodygebiets (4) entspricht. |
56 | Entgegenhaltungen/Zitate | CT |
DE000010358697A1 (DE 103 58 697 A1)
DE000010210138A1 (DE 102 10 138 A1)
US020040014263A1 (US 2004 / 0 014 263 A1)
US000003975221A (US 3 975 221 A)
EP000001094525A2 (EP 1 094 525 A2) [A, D]
DE000019818300C1 (DE 198 18 300 C1)
|
56 | Entgegenhaltungen/Zitate NPL | CTNP | Sakakibara et al: Break-through of the Si Limit under 300 V breakdown voltage with new concept power device: Super 3D MOSFET. In: ISPSD 2002, 2002, S233 - 236.; Yamaguchi et al: Ultra Low ON-resistance Super 3D MOSFET. In: ISPSD 2003, 2003, S. 319 - 319. |
43 | Erstveröffentlichungstag | EVT | 04.05.2006 |
| Anzahl der Bescheide | | 2 |
| Anzahl der Erwiderungen | | 1 |
| Erstmalige Übernahme in DPMAregister | EREGT | 27.05.2011 |
| Tag der (letzten) Aktualisierung in DPMAregister | REGT | 29.07.2020 (alle Aktualisierungstage einblenden)(alle Aktualisierungstage ausblenden)27.05.2011; 31.05.2011; 18.07.2011; 05.11.2011; 13.01.2012; 01.05.2012; 06.11.2012; 10.01.2013; 12.01.2013; 22.01.2013; 02.03.2013; 08.11.2013; 15.01.2014; 23.02.2014; 27.02.2014; 04.07.2014; 14.01.2015; 17.11.2015; 15.01.2016; 09.02.2016; 25.02.2016; 01.03.2016; 07.04.2016; 20.05.2016; 21.05.2016; 16.06.2016; 13.01.2017; 03.05.2017; 08.06.2017; 16.09.2017; 06.01.2018; 30.10.2018; 22.12.2018; 16.06.2020; 29.07.2020 |